再構成可能なLSI

一言で言うなら、「後からでも回路の書き換えが可能なロジック・デバイス」です。 製品出荷後でも再設計が可能なため、製品のアップデートや新たなプロトコル規格への対応もスムーズに行うことができます。製造してしまうと中身が固定してしまう ASIC (Application Specific Integrated Circuit:特定アプリケーション用にカスタムメードで製造されるIC、カスタムIC)や、ASSP (Application Specific Standard Product:特定アプリケーション向けに機能を特化した標準・市販IC)にはない特長があり、再プログラム可能な柔軟性に加え、近年のテクノロジーの進化によって、FPGAの高集積化、高性能化、低消費電力化、低コスト化が進み、FPGAがASICやASSPと同程度の機能を持つようになったため、さまざまな電子機器で使用されるようになりました。 様々な再構成可能なLSIが提案されており、私の研究では を使って諸問題を解決するためのハードウェアの研究をしています。

FPGAに関しましては以下のサイトの解説がわかりやすいので、参照してください。

研究テーマ

脳などの生体器官に基づく情報処理装置

1960年代にインテル社のムーアが提唱した「ムーアの法則」の終焉が近づいており、 トランジスタの微細化に代わるコンピュータが必要とされています。 ヒトの脳や耳、目は高度な処理が可能であり、それらを模擬・発展することによる 新しいコンピュータを研究開発しています。

ディープニューラルネットワークを応用したコンピュータビジョンシステムの高速化

Webの普及による大量のデータ(ビッグデータ)とコンピュータの進歩により、 ディープニューラルネットワークによる人の脳をモデルとするコンピュータの研究が進んでいます。 このテーマでは人の目を実現するコンピュータビジョンシステムの研究開発をしています。 剰余数系(RNS: Residue Number System)という数学的なモデルを応用した高性能なハードウェアを提案しました。

蝸牛器官を模擬するコンピュータを用いた非破壊音響診断装置

人の耳の一部に蝸牛器官があり、音階を判断する能力があります。 蝸牛器官をFIRフィルタという一種のバンドパスフィルタを音階毎に実装して、 トンネルや建物の非破壊音響診断装置に応用しました。 アナログ・デジタル両回路を動的再構成という技術を用いてコンパクトな組込みシステムに実装しました。



ネットワーク用パターンマッチング・アーキテクチャ

産学官連携研究員時代に、企業との共同研究ではじめたテーマです。 主に、ネットワークのデータ(パケット)転送用機器をターゲットに開発しています。 高速パケット転送はもちろん必須ですが、産業用途ですので低コストであり 低消費電力なハードウェアが必要となります。
これらの機器はパターンマッチングという動作を行っています。 本研究では、用途や要求に応じた様々なパターンマッチング用アーキテクチャの 研究開発を行っています。



低消費電力CAMエミュレータ

CAM (Content Addressable Memory)はパケット転送経路を決定するために 必須な特殊なデバイスです。 CAMは高速処理できますが、消費電力が大きく、デバイス単価が高価である欠点があります。 本研究では、CAM機能を安価なSRAMと小規模FPGAで模擬するシステムを研究開発しました。 CAMと比較して、消費電力で約10分の1、コストでも約10分の1以下になります。
現在は、更にコンパクトに実現できる回路の研究を行っています。

高速・低コストウイルス検出エンジン

コンピュータウイルス(マルウェア)による被害が社会問題となっています。 本研究では、前述のCAMエミュレータと組込みプロセッサを使って ウイルス検出ソフトウェアを約100倍高速化しました。 もちろん、実装のためのコストも低く、低消費電力なシステムとなっています。 また、再構成可能なFPGAとメモリで構成されているので ネットワーク経由でのウイルスデータの更新も可能です。
現在は、提案システムの実装とリアルタイム更新回路の開発を行っています。 また、提案システムの理論的な強さについて研究しています。

低コスト侵入検知システム

ネットワークの不正侵入が問題となっています。 侵入検知システムはこれらの不正侵入を検知・遮断するのですが、 実装には高価なハードウェアが必要でした。 本研究では、侵入検知システムを実装するのに必要なFPGAの面積を削減するために、 侵入検知パターンを記憶するハードウェアを従来の10分の1以下になる 新しいデータ構造を提案しました。 面積を削減できますので、消費電力も削減することが可能です。
現在は、未来で発生する不正侵入を予知するハードウェアの 研究を行っています。

侵入検知システムの重要な演算は正規表現マッチングです。 本研究において、正規表現を高速に演算できるデータ構造を考案し、 従来の侵入検知システムと比較して約10分の1小さなFPGAで実現可能になりました。

提案データ構造を侵入検知システム上に実現し、 デザインコンテスト(MEMOCODE2010)で世界第一位を獲得しました。 IBMやAMD等よりも優れたシステムとなっています。 また提案データ構造の理論的な解析を行い、SASIMI2010で優秀論文賞を獲得しました。 左はMEMOCODE2010で発表したときの写真です。


低消費電力パケット分類

転送されたパケットは、アプリケーションや優先度に応じて 適切に分類される必要があります (郵便でいうと、配達先の仕分けや速達・普通郵便の区別に相当する処理)。 この処理もCAMが使われることが多いのですが、 ウイルス検出と異なる要求があり、異なるハードウェアが必要です。 本研究では、DRAMと小規模FPGAを用いて、大容量・低コストな パケット分類器を研究開発しました。



電波望遠鏡用信号処理システム

電波望遠鏡は宇宙から受信した電波を高速フーリエ変換(FFT: Fast Fourier Transform)することで目視できない天文現象を解析します。 しかし、多輝線・高赤方変位天体・宇宙磁場等の観測を行うには広帯域周波数領域の解析が必要です。 狭帯域用にチューニングされた既存のFFT回路では、2乗のオーダで増加するハードウェア量が問題となっていました。 本研究ではFFTの基数拡張とLUTカスケードを用いた回転因子計算回路により、広帯域用FFTの開発に成功しました。 提案設計法をMatlab・Simulinkのライブラリに移植し、電波望遠鏡用信号処理システムの国際共同開発コミュニティ CASPER(Collaboration for Astronomy Signal Processing and Electronics Research)に公開して、 世界の電波望遠鏡で使用してもらう計画です。



多値プロセッサとその応用

多くの組込み機器は組込み用途のプロセッサ(CPU)を搭載していますが、 低消費電力・高速・低価格なプロセッサが要求されています。 本研究では、多値(4値, 8値, 更に多値)のプロセッサを開発しています。 一部の用途に関しては従来のプロセッサよりも低消費電力かつ、高速であり 低価格なデバイスで実現できることがわかってきました。
現在は実用化と一般用途向けの改良を行っている状況です。

多値プロセッサ向けの新しいデータ構造

実現しようとするアプリケーションを表現するデータ構造に関する研究です。 従来は2値の決定木で表現していましたが, 更にコンパクトで高速処理可能な データ構造の提案を行っています。

低消費電力高性能アーキテクチャ

低消費電力は組み込み機器で重要な指標です。 本研究では組み込み用途に特化したプロセッサのアーキテクチャを提案し、 消費電力遅延時間積で従来のプロセッサの10分の1になることを確認しました。 現在は、前述した新しいデータ構造向けのプロセッサを研究開発しています。

128台の4値プロセッサ

従来のプロセッサは2値(0または1)を基にした演算を行っていましたが、 新たに4値を基にした演算を行うプロセッサを開発しました。 Intel社のCore2Duo(低消費電力版)と比較して、ピーク性能で100倍高速かつ 消費電力4分の1で動作することを確認しました。 また、4値プロセッサ用に最適化されたコードを生成する コンパイラの研究も行いました。 現在は限定されたアプリケーションに対して、最適化されたコードを生成可能です。 このプロセッサのプロトタイプの特許を取得し、公開しています。
左の図は128台並列動作する4値プロセッサをFPGA上に実現したプロトタイプです。 現在は512台並列動作可能です。 今後の課題はこのプロセッサを安価なチップで実現することです。



多値プロセッサ向けのコンパイラ

どんなにいい性能を持つプロセッサを開発したとしても、 プログラムを簡単に書けなければ実用的とは言えません。 人間が理解しやすい言語(C等の高級言語)から提案プロセッサが理解できる 機械語に自動で変換するコンパイラの研究開発を行っています。 もちろん、メモリサイズや処理速度の最適化も行えます。



耐故障性システム

宇宙線による一時故障に強い再構成可能アーキテクチャ

地球にいても宇宙からの放射線が届くことが知られています。 放射線はエネルギーを持つため、半導体に衝突した場合、 チャージしている電荷を反転させる場合があり、 ビットを反転させてしまう問題があります(ソフトエラー)。
本研究ではメモリのソフトエラーをデータの配置で回避する手法を提案しました。 ハードウェアのオーバーヘッドを最小限にし、エラー率を低下させることに成功しました。



LSIの設計検証

論理シミュレータの高速化

LSIの製造工程ではユーザが設計した論理が意図したものになっているか検証することが重要であり、 論理検証は設計の約7~8割を占めるといわれています。 論理シミュレータは論理検証を行うツールであり、 論理シミュレータの高速化は設計時間の短縮化につながります。
メモリを利用して処理速度を上げる「プレコンピューティング」を応用し、 市販のシミュレータの数倍~数十倍高速な論理シミュレータを開発しました。



画像認識・ロボティクス

ねずみリモコンマシン

タミヤ模型のねずみロボットにFPGA上に実装したプロセッサを搭載し、 コントロール可能なロボットを作りました。 企業のフレッシュマンセミナーで教育用のロボットとして使用しました。 制御プログラミング入門として利用しています。

セキュリティで利用されている侵入者追跡アルゴリズムの基本となる トラックビジョンのハードウェア化や信号標識をリアルタイムに認識する ハードウェアの研究を行っていました。

前述の多値プロセッサを応用した成果として、 ロボット制御用コントローラを開発しました。 通常のプロセッサと比較して1桁以上高速であり、 低消費電力であることから、 より細かい制御が可能であり、かつ長時間のバッテリ駆動が可能な ロボットを実現できます。

ページのトップへ戻る