受賞(個人)

  1. 多値論理フォーラム2016最優秀論文賞
  2. デザインガイア2015最優秀ポスター発表賞
  3. IEEE CASS Shikoku Chapter Young Researcher Award
  4. ISMVL2013 Kenneth C. Smith Early Career Award
  5. 情報処理学会九州支部奨励賞
  6. IEEE 7th International Symposium on MCSoC-13 Best Paper Award
  7. 第11回情報科学技術フォーラム(FIT2012) ヤングリサーチャー賞
  8. デザインガイア2012最優秀ポスター発表賞
  9. 第11回情報科学技術フォーラム(FIT2012) 船井ベストペーパー賞
  10. 情報処理学会 システムLSI設計技術研究会(SLDM) 優秀論文賞
  11. 電子情報通信学会 コンピュータシステム研究会(CPSY) 優秀若手講演賞
  12. 情報処理学会 コンピュータサイエンス領域奨励賞
  13. IPSJ 山下記念研究賞
  14. SASIMI2010 Outstanding Paper Award
  15. MEMOCODE2010 Design Contest 1st Place Award
  16. デザインガイア2009最優秀ポスター発表賞
  17. Excellent Student Award of the IEEE Fukuoka Section Award
    (2006年 IEEE福岡支部 学生研究奨励賞)

受賞(指導学生)

  1. 鹿児島大学学長表彰
    (受賞者:井戸川裕樹(M2))
  2. 電子情報通信学会 RECONF研究会 Connect6 Revenge 入賞
    (受賞者:井戸川裕樹(M2)、椎原康士郎(B4))
  3. 電子情報通信学会 学術奨励賞
    (受賞者:清水崇行)

学術誌

  1. H. Nakahara, T. Sasao, M. Matsuura, and H. Iwamoto, " LUT Cascades Based on Edge-Valued Multi-Valued Decision Diagrams: Application to Packet Classification," IEEE Journal on Emerging and Selected Topics in Circuits and Systems (JETCAS), Vol. 6, No. 1, 2016, pp.73-86.
  2. H. Nakahara, T. Sasao, M. Matsuura, and H. Iwamoto, "An Update Method for a Low Power CAM Emulator using an LUT Cascade Based on an EVMDD (k)," Journal of Multiple-Valued Logic and Soft Computing, Vol. 26, No. 1-2, 2016, pp.109-123.
  3. H. Nakahara, T. Sasao, M. Matsuura, H. Iwamoto, and Y. Terao, "A memory-based IPv6 lookup architecture using parallel index generation units," IEICE Transactions on Information and Systems, Vol. E98-D, No. 2, 2015, pp.262-271.
  4. H. Nakahara, T. Sasao, and M. Matsuura, "A packet classifier based on prefetching EVMDD(k) machines," IEICE Transactions on Information and Systems, Vol. E97-D, No. 9, 2014, pp.2243-2252. [PDF]
  5. H. Nakahara, T. Sasao, and M. Matsuura, "A heterogeneous multi-valued decision diagram machine for encoded characteristic function for non-zero outputs," Journal of Multiple-Valued Logic and Soft Computing, Vol. 23, No.3-4, 2014, pp.365-377. [PDF]
  6. H. Nakahara, T. Sasao, and M. Matsuura, "A virus scanning engine using an MPU and an IGU based on row-shift decomposition," IEICE Transactions on Information and Systems, Vol. E96-D, No.8, 2013, pp.1667-1675. [PDF]
  7. H. Nakahara, T. Sasao, and M. Matsuura, "A Regular Expression Matching Circuit: Decomposed Non-deterministic Realization With Prefix Sharing and Multi-Character Transition," Microprocessors and Microsystems, Vol. 36, No. 8, 2012, pp.644-664. [PDF]
  8. H. Nakahara, T. Sasao, and M. Matsuura, "A design method of a regular expression matching circuit based on decomposed automaton," IEICE Transactions on Information and Systems, Vol. E95-D, No.2, 2012, pp.364-373. [PDF]
  9. H. Nakahara, T. Sasao, and M. Matsuura, "A comparison of multi-valued and heterogeneous decision diagram machines," Journal of Multiple-Valued Logic and Soft Computing, Vol. 19, No.1-3, 2012, pp.203-217. [PDF]
  10. H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "A parallel branching program machine for sequential circuits: Implementation and evaluation," IEICE Transactions on Information and Systems, Vol. E93-D, No.8, Aug. 2010, pp.2048-2058. [PDF]
  11. T. Sasao, H. Nakahara, M. Matsuura, Y. Kawamura, and J.T. Butler, "A quaternary decision diagram machine: Optimization of its code," IEICE Transactions on Information and Systems, Vol. E93-D, No.8, Aug. 2010, pp.2026-2035. [PDF]
  12. H. Nakahara, T. Sasao, and M. Matsuura, "A PC-based logic simulator using a look-up table cascade emulator," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E89-A, No.12, Dec., 2006, pp.3471-3481. [PDF]
  13. K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Nakahara and Y. Iguchi, "A memory-based programmable logic device using look-up table cascade with synchronous static random access memories," Japanese Journal of Applied Physics, Vol. 45, No. 4B, 2006, pp. 3295-3300. [PDF]
  14. H. Nakahara, T. Sasao, and M. Matsuura, "A design algorithm for sequential circuits using LUT rings," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E88-A, No.12, Dec. 2005, pp.3342-3350. [PDF]

国際会議・国内シンポジウム(査読付き)

  1. T. Fujii, S. Sato, H. Nakahara, and M. Motomura, "An FPGA Realization of a Deep Convolutional Neural Network using a Threshold Neuron Pruning," International Symposium on Applied Reconfigurable Computing (ARC2017), (accepted for publication). [PDF]
  2. H. Nakahara, H. Yonekawa, H. Iwamoto, and M. Motomura, "A Batch Normalization Free Binarized Convolutional Deep Neural Network on an FPGA," International Symposium on Field-Programmable Gate Array (FPGA2017), (accepted for publication). [PDF]
  3. H. Nakahara, A. Jinguji, T. Fujii, and S. Sato, "An Acceleration of a Random Forest Classification using Altera SDK for OpenCL," The International Conference on Field-Programmable Technology (FPT 2016), pp.285-288, 2016. [PDF]
  4. H. Nakahara, H. Yonekawa, T. Sasao, H. Iwamoto, and M. Motomura, "A Memory-Based Realization of a Binarized Deep Convolutional Neural Network," The International Conference on Field-Programmable Technology (FPT 2016), pp.273-76, 2016. [PDF]
  5. T. Kurose, H. Nakahara, S. Sato, and T. Morimoto, "A Shift HSV Algorithm for a Low-Power Monitoring System using an FPGA toward Internet of Things Agriculture," The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 2016, pp.280-281. [PDF]
  6. H. Nakahara, T. Sasao, H. Nakanishi, and K. Iwai, "An FFT circuit based on Nested RNS using Constant Division Algorithm," The 7th International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2016),(ACM SIGARCH Computer Architecture News) 2016, (Vol.XX, No. X, 2016, pp.XX-XX) [PDF]
  7. H. Nakahara, T. Sasao, H. Nakanishi, and K. Iwai, "An FFT Circuit Using Nested RNS in a Digital Spectrometer for a Radio Telescope," The 46th IEEE International Symposium on Multiple-valued Logic (ISMVL 2016), 2016, pp.60-65.
  8. H. Nakahara and T. Sasao, "A deep convolutional neural network based on nested residue number system," 25th International Conference on Filed-Programmable Logic and Applications (FPL 2015), 2015, pp.1-6. [PDF]
  9. H. Nakahara, T. Sasao, H. Nakanishi, and K. Iwai, "An RNS FFT circuit using LUT cascades based on a modulo EVMDD," The 45th IEEE International Symposium on Multiple-valued Logic (ISMVL 2015), 2015,pp. 97-102.
  10. H. Nakahara, H. Yoshida, S-I. Shioya, R. Mikami, and T. Sasao, "A dynamically reconfigurable mixed analog-digital filter bank: Applied to an acoustic diagnostic system," 11th International Symposium on Applied Reconfigurable Computing (ARC 2015), 2015. Also, in Lecture Notes in Computer Science, Vol. 9040, 2015, pp. 267-279.
  11. H. Nakahara, H. Nakanishi, and K. Iwai, "An AWF digital spectrometer for a radio telescope," 2014 International Conference on ReConFigurable Computing and FPGAs (ReConFig 2014), 2014, pp.1-6. [PDF]
    → IEEE CASS Shikoku Chapter Young Researcher Award を受賞
  12. K. Ohhata, H. Nakahara, T. Inoue, T. Yazaki, N. Chujo, and T. Nishimoto, "Automatic adjustment system for optical interconnection transmitter using improved particle swarm optimization," International Symposium on Integrated Circuits (ISIC 2014), 2014, pp.1-4. [PDF]
  13. H. Nakahara, T. Sasao, and M. Matsuura, "An update method for a CAM emulator using an LUT cascade based on an EVMDD (k)," The 44th IEEE International Symposium on Multiple-Valued Logic (ISMVL 2014), 2014, pp.1-6. [PDF]
  14. H. Nakahara, K. Iwai, and H. Nakanishi, "A high-speed FFT based on a six-step algorithm: Applied to a radio telescope for a solar radio burst," The International Conference on Field-Programmable Technology (FPT 2013), 2013, pp.430-433. [PDF]
  15. A. Matsuo, Y. Takagi, H. Nakahara, and S. Yamashita, "A variable-length string matching circuit based On SeqBDDs," The 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 2013. [PDF]
  16. H. Nakahara, T. Sasao, and M. Matsuura, "A packet classifier using parallel EVMDD(k) machine," 7th IEEE International Symposium on Embedded Multicore SoCs (MCSoC-13), 2013, pp.43-48. [PDF]
    → MCSoC2013 Best Paper Award を受賞
  17. H. Nakahara, T. Sasao, and M. Matsuura, "A packet classifier using LUT cascades based on EVMDDs(k)," 23rd International Conference on Filed-Programmable Logic and Applications (FPL 2013), 2013, pp.1-6. [PDF]
  18. H. Nakahara, T. Sasao, and M. Matsuura, "A machine to evaluate decomposed multi-terminal multi-valued decision diagrams for characteristic functions," The 42nd IEEE International Symposium on Multiple-Valued Logic (ISMVL 2013), 2013, pp.90-95. [PDF] → ISMVL2013 Kenneth C. Smith Early Career Award を受賞
  19. K. Shiihara, H. Nakahara, and H. Nakanishi, "Implementation of wide band discrete wavelet transform for a radio telescope," The 22nd International Workshop on Post-Binary ULSI Systems (ULSI2013), 2013, pp.69-71. [PDF]
  20. H. Nakahara, T. Sasao, and M. Matsuura, "An architecture for IPv6 lookup using parallel index generation units," 9th International Symposium on Applied Reconfigurable Computing (ARC 2013), 2013. Also, in Lecture Notes in Computer Science,LNCS 7806, 2013, pp.59-71. [PDF]
  21. H. Nakahara, H. Nakanishi, and T. Sasao, "On a wideband fast Fourier transform using piecewise linear approximations: Application to a radio telescope spectrometer," The 12th IEEE International Conference on Algorithms and Architectures for Parallel Processing (ICA3PP2012), Lecture Notes in Computer Science, LNCS 7439, 2012, pp.202-217. [PDF]
  22. 中原啓貴, 中西裕之, 笹尾勤, "ポリフェーズ・フィルタ・バンクを用いた基数2kFFTに関して: 電波望遠鏡用分光器への適用," 第11回情報科学技術フォーラム(FIT2012), RC-005, pp.49-56, 2012. [PDF]
    → FIT2012船井ベストペーパー賞を受賞
  23. H. Nakahara, H. Nakanishi, and T. Sasao, "On a wideband fast Fourier transform for a radio telescope," The 3rd International Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2012),(ACM SIGARCH Computer Architecture News) May 31-June 1, 2012, pp.109-114. (Vol.40, No. 5, 2012, pp.46-51) [PDF]
  24. H. Nakahara, T. Sasao, and M. Matsuura, "Multi-terminal multiple-valued decision diagrams for characteristic function representing cluster decomposition," The 42nd IEEE International Symposium on Multiple-Valued Logic (ISMVL 2012), May 14-16, 2012, pp.148-153. [PDF]
  25. H. Nakahara, T. Sasao, and M. Matsuura, "A low-cost and high-performance virus scanning engine using a binary CAM emulator and an MPU," 8th International Symposium on Applied Reconfigurable Computing (ARC 2012), 2012. Also, in Lecture Notes in Computer Science,LNCS 7199, 2012, pp.202-214. [PDF]
  26. H. Nakahara, T. Sasao, and M. Matsuura, "A low power-delay product processor using multi-valued decision diagram machine," The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies(SASIMI 2012), March 8-9, 2012, pp.394-395. [PDF]
  27. H. Nakahara, T. Sasao, and M. Matsuura, "On a prefetching heterogeneous MDD machine," 54th IEEE International Midwest Symposium on Circuits and Systems(MWSCAS 2011), Korea August 7-10, 2011. [PDF]
  28. H. Nakahara, T. Sasao, and M. Matsuura, "A Comparison of heterogeneous multi-valued decision diagram machines for multiple-output logic functions," International Symposium on Multiple-Valued Logic (ISMVL2011), Tuusula, Finland, May 23-25, 2011, pp.125-130. [PDF]
  29. H. Nakahara, T. Sasao, and M. Matsuura, "A regular expression matching circuit based on a decomposed automaton," 7th International Workshop on Applied Reconfigurable Computing (ARC2011), March 23-25, 2011, Belfast. Also, in Lecture Notes in Computer Science, LNCS 6578, 2012, pp.16-28. [PDF]
  30. H. Nakahara, T. Sasao, and M. Matsuura, "A regular expression matching circuit based on a modular non-deterministic finite automaton with multi-character transition," The 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2010), Taipei, Oct. 18-19, 2010, pp. 359 - 364. [PDF]
    → SASIMI2010 Outstanding Paper Award を受賞
  31. H. Nakahara, T. Sasao, and M. Matsuura, "Packet classifier using a parallel branching program machine," 13th EUROMICRO Conference on Digital System Design (DSD 2010), Lille, France, Sept. 1-3, 2010, pp.745-752. [PDF]
  32. H. Nakahara, T. Sasao, and M. Matsuura, "A regular expression matching using non-deterministic finite automaton," Proc. of Eighth ACM/IEEE International Conference on Formal Methods and Models for Codesign (MEMOCODE 2010), Grenoble, France, pp.73-76, July 26-28, 2010. [PDF]
    → MEMOCODE2010 Design Contest 1st Place Award を受賞
  33. T. Sasao, M. Matsuura and H. Nakahara, "A realization of index generation functions using modules of uniform sizes," 19th International Workshop on Logic and Synthesis (IWLS 2010), June 18-20, 2010, pp.201-208. [PDF]
  34. H. Nakahara, T. Sasao, and M. Matsuura, "A comparison of architectures for various decision diagram machines," 40th International Symposium on Multiple-Valued Logic (ISMVL 2010), Barcelona, Spain, May 26-28, 2010, pp.229-234. [PDF]
  35. H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "PBM128: A parallel branching program machine consisting of 128 branching program machines," 19th International Workshop on Post-Binary ULSI Systems (ULSI 2010), Barcelona, Spain, May 26-28, 2010. [PDF]
  36. H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "Emulation of sequential circuits by a parallel branching program machine," 5th International Workshop on Applied Reconfigurable Computing,(Lecture Notes in Computer Science, LNCS5443,) Karlsruhe, Germany, March 16-18, 2009.(pp. 261-267, March 2009.) [PDF]
  37. H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "A virus scanning engine using a parallel finite-input memory machine and MPUs," International Conference on Filed-Programmable Logic and Applications (FPL 2009), Aug.31-Sep.2, 2009. [PDF]
  38. H. Nakahara, T. Sasao, M. Matsuura, and Y. Kawamura, "The parallel sieve method for the virus scanning engine," 12th Euromicro Conference on Digital System Design (DSD 2009), Patras, Greece, pp.809-816, Aug. 27-29, 2009. [PDF]
  39. T. Sasao, H. Nakahara, K. Matsuura, Y. Kawamura, and J.T. Butler, "A quaternary decision diagram machine and the optimization of its code," 39th International Symposium on Multiple-Valued Logic (ISMVL 2009), Okinawa, Japan, May, 2009. [PDF]
  40. T. Sasao and H. Nakahara, "Implementations of reconfigurable logic arrays on FPGAs," International Conference on Field-Programmable Technology 2007 (FPT'07), Dec. 12-14, 2007, Kitakyushu, Japan, pp.217-223. [PDF]
  41. H. Nakahara, T. Sasao, and M. Matsuura, "A hybrid logic simulator using LUT cascade emulators," The 14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2007), Sapporo, Japan, Oct 15-16, 2007, pp.135-141. [PDF]
  42. H. Nakahara, T. Sasao and M. Matsuura, "A CAM emulator using look-up table cascades," 14th Reconfigurable Architectures Workshop RAW 2007 (RAW'07), March 2007, Long Beach California, USA. CD-ROM RAW-9-paper-2. [PDF]
  43. H. Nakahara and T. Sasao, "A soft error tolerant LUT cascade emulator," The Fifteenth Asian Test Symposium, (ATS'06), Nov. 20-23, 2006, pp.115-121, Fukuoka, JAPAN. [PDF]
  44. H. Nakahara, T. Sasao and M. Matsuura, "A fast logic simulator using an LUT cascade emulator," 2006 Asia and South Pacific Design Automation Conference (ASPDAC 2006), Yokohama Jan. 2006, pp.466-465. [PDF] →Excellent Student Award of the IEEE Fukuoka Section Award を受賞
  45. K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Nakahara, and Y. Iguchi, "A memory-based programmable logic device using a look-up table cascade with synchronous SRAMs," 2005 International Conference on Solid State Devices and Materials (SSDM 2005), Kobe, Japan, Sep. 2005. [PDF]
  46. H. Nakahara, T. Sasao, and M. Matsuura, "A design algorithm for sequential circuits using LUT rings," The 12th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2004), Oct. 18-19, 2004, Kanazawa, Japan, pp.430-437. [PDF]
  47. T. Sasao, H. Nakahara, M. Matsuura and Y. Iguchi, "Realization of sequential circuits by look-up table ring," The 2004 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2004), Hiroshima, July 25-28, 2004, pp.I:517-I:520. [PDF]

特許

  1. 中原 啓貴, 米川 晴義:ニューラルネット装置, 日本, (出願中).
  2. 大畠 賢一, 中原 啓貴: 最適化支援装置およびその手法, 日本, (出願中).
  3. 笹尾 勤, 中原 啓貴, 川村 嘉郁: ブランチング・プログラム・マシン及び並列プロセッサ, 日本, 特開2010-204969(2010年9月16日).

競争的資金獲得(単位:千円)

  1. 科学研究費助成 若手A(代表),"次世代電波望遠鏡用周波数解析装置の研究開発", 直接16,900千円、間接3,900千円(平成27〜平成30年度)
  2. (株)REVSONIC(代表),"低消費電力パターンマッチング回路の研究開発",700千円(平成26〜27年度)
  3. 国立天文台 共同開発研究費(分担)4,400千円(平成25〜27年度)
  4. (株)日立 受託研究費(分担) 2,000千円(平成25年度)
  5. 研究成果最適展開支援プログラム(A-Step) シーズ顕在化タイプ(分担) 8,000千円(平成25〜26年度)
  6. 総務省 戦略的情報通信研究開発推進制度(SCOPE),"超低消費電力連想メモリの研究開発とその応用", 若手ICT研究者等育成型研究開発(代表) 直接10,000千円 間接3,000千円(平成24〜26年度)
  7. 科学研究費助成 若手B(代表),"多値決定グラフに基く汎用プロセッサの研究開発", 直接3,400千円、間接1,020千円(平成24〜平成26年度)
  8. 日本学術振興会 頭脳循環を加速する若手研究者戦略的海外派遣プログラム (分担) 60,000千円(平成23〜平成25年度)

競争的資金獲得(学内)(単位:千円)

  1. 東京工業大学 研究の種支援(代表)700千円(平成28年度)
  2. 東京工業大学 スタートアップ研究支援(代表)1500千円(平成28年度)
  3. 愛媛大学 リサーチユニット研究支援(代表)1100千円(平成27年度)
  4. 愛媛大学 スタートアップ研究支援(代表)500千円(平成27年度)
  5. 鹿児島大学 若手・女性研究者支援(代表)120千円(平成25年度)
  6. 鹿児島大学 若手・女性研究者支援(代表)120千円(平成24年度)
  7. 鹿児島大学 助教のための支援(代表)600千円(平成23年度)
  8. 鹿児島大学 若手・女性研究者支援(代表)120千円(平成23年度)

著書

  1. 中原啓貴, "パーシャル・リコンフィグレーション用ビットストリーム作成の手順", FPGAマガジン,CQ出版社, Vol.7, pp.76-83 (2014).
  2. 中原啓貴, "試せる!? 電波望遠鏡超入門 BSアンテナ×チョコット回路で太陽の表面温度を測ってみた", トランジスタ技術Jr.,CQ出版社, 2013年9・10月号 (2013).
  3. 中原啓貴, "Zynq対応Linux"Xillinux"をZedBoardで動かそう", FPGAマガジン,CQ出版社, Vol.2, pp.97-112 (2013).
  4. 中原啓貴, "開発ツールPlanAheadの使い方とZedBoardのOLEDの制御方法", FPGAマガジン,CQ出版社, Vol.1, pp.76-83 (2013).
  5. 天野英晴,三好健文,荒川尚久,泉知論,佐野健太郎,高野芳彰,渡邊実,山口佳樹,柴田裕一郎,中原啓貴,丸山裕士, "FPGAによる高速化設計:画像のパターン・マッチングから高速データ検索まで", デジタルデザインテクノロジ,CQ出版社, Vol.15, pp.106-117 (2012).

講演

  1. 中原啓貴, "剰余数系に基づく並列処理を適用したデジタル分光器の研究開発," 日本SKAコンソーシアム「技術開発」地域会議 in 鹿児島, 2016年12月(鹿児島大学).
  2. 中原啓貴, "高位合成によるディープニューラルネットワークのFPGA実現," 組込みシステムシンポジウム2016, 2016年10月(早稲田大学).
  3. 中原啓貴, "2値化CNNなDQNをFPGAで動かしてみた," Google Inc. TensorFlow User Meeting, 2016年10月(Google Japan).
  4. 中原啓貴, "Vivado HLSによる短期間でのDeep Neural Networkの実装," Xilinx Inc. Club Vivado User Workshop, 2016年9月(Xilinx Japan).
  5. H. Nakahara, "A Memory based Realization of a Deep Neural Network for an FPGA," Deep Neural Network SoC Workshop, 2016年8月(韓国SAMSUMG).
  6. H. Nakahara, "A Design Method for a Deep Neural Network on an FPGA," KAIST Deep Neural Network Workshop, 2016年8月(韓国KAIST).
  7. 中原啓貴, "DQNなFPGA," FPGAエクストリームコンピューティング第8回, 2016年8月(東京).
  8. 中原啓貴, "私のファミコンのfpsは530000です。ですがもちろんフルパワーで(以下略," FPGAエクストリームコンピューティング第7回, 2015年8月2日(東京).
  9. 中原啓貴, "電波望遠鏡におけるデジタル分光器と決定グラフを用いた設計法について," JST ERATO湊離散構造処理系プロジェクト ERATOセミナー, 2015年1月16日(北海道大学).
  10. 中原啓貴, "多値決定グラフに基づくパケット分類器に関して," JST ERATO湊離散構造処理系プロジェクト ERATOセミナー, 2013年8月8日(北海道大学).
  11. 中原啓貴, "多分岐決定図に基くプロセッサとその応用," JST ERATO湊離散構造処理系プロジェクト ERATOセミナー, 2011年8月25日(北海道大学).

国内研究会

  1. 米川晴義, 中原啓貴, 本村真人, "電力性能効率に優れた二値化ディープニューラルネットワークのFPGA実装," 電子情報通信学会技術研究報告, RECONF2016-XX, pp.XX-XX, 2017(慶応大学). [PDF]
  2. 藤井智也, 佐藤真平, 中原啓貴, 本村真人, "畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について," 電子情報通信学会技術研究報告, RECONF2016-XX, pp.XX-XX, 2017(慶応大学). [PDF]
  3. 米川 晴義, 中原 啓貴, 本村 真人, "ディープニューラルネットワークの2値化と3値化の比較," 電子情報通信学会「第30回多値論理とその応用研究会」MVL17-5, pp.XX-XX, 2017年1月7日(金沢). [PDF]
  4. 神宮司 明良, 佐藤 真平,中原 啓貴, "特徴空間の分割にk平均法を導入したランダムフォレストのFPGA実装," 電子情報通信学会「第30回多値論理とその応用研究会」MVL17-6, pp.XX-XX, 2017年1月7日(金沢). [PDF]
  5. 中原啓貴,神宮司 明良,佐藤 真平,笹尾 勤,丸山 直也, "多値決定グラフを用いたランダムフォレストに関して," 第39回多値論理フォーラム,多値論理研究ノート第39巻第XX号,2016年9月XX日(岩手). [PDF]
    → 多値論理フォーラム2016最優秀論文賞を受賞
  6. 中原啓貴, 米川晴義, 笹尾 勤, 岩本 久, 本村真人, "メモリベースに基づく2値化深層畳込みニューラルネットワークの実現," 電子情報通信学会技術研究報告, RECONF2016-37, pp.63-68, 2016(富山). [PDF]
  7. 中原啓貴,神宮司明良,藤井智也,佐藤真平,丸山直也, "Altera SDK for OpenCLを用いた組込みメモリに基づくランダムフォレストによる分類について," 電子情報通信学会技術研究報告, RECONF2016-36, Vol. 116, No. 210,pp. 57-62, 2016(富山). [PDF]
  8. 中原啓貴,神宮司明良,藤井智也,佐藤真平,丸山直也, "Altera SDK for OpenCLを用いたランダムフォレストによる分類の高速化," 電子情報通信学会技術研究報告, CPSY2016-25,Vol. 116, No. 177, CPSY2016-25,pp. 175-180, 2016(長野). [PDF]
  9. 黒瀬貴久,中原啓貴, 森本哲夫, "FPGAを用いたIoT農業用低消費電力インテリジェントカメラに関して," 電子情報通信学会VLD研究会, VLD2015-134, pp.131-136, 2016年3月2日(沖縄). [PDF]
  10. 中原啓貴, 笹尾勤, 岩本久, "Nested RNSの定数除算を用いた深層畳込みニューラルネットワークの FPGA実現について," 電子情報通信学会RECONF研究会(慶應大学), RECONF2015-90, pp.227-232, 2016年1月21日(慶應大学). [PDF]
  11. 中原啓貴, 笹尾勤, 中西裕之, 岩井一正, 長尾透, 小川達也, "Nested RNSを適用した電波望遠鏡用デジタル分光器用FFTに関して," 電子情報通信学会「第29回多値論理とその応用研究会(東北大学)」MVL16-XX, pp.XX-XX, 2016年1月9日(東北大学). [PDF]
  12. 中原啓貴, 笹尾勤, 中西裕之, 岩井一正, 長尾透, "Nested RNSを適用した電波望遠鏡デジタル分光器用FFT回路に関して," 電子情報通信学会RECONF研究会, RECONF2015-55, pp.39-44, 2015年12月2日(長崎). [PDF]
    → デザインガイア2015最優秀ポスター発表賞を受賞
  13. 三好健文,中原啓貴, 船田悟史, "FPGAを用いた動的再構成可能PLAとDSLベースの設計開発手法の検討," 電子情報通信学会RECONF研究会(愛媛大学), RECONF2015-50, pp.13-18, 2015年12月1日(長崎). [PDF]
  14. 篠原隆宏,中原啓貴, 笹尾勤, "FPGAのプリミティブ素子を用いたAND-EXOR論理式に基づくPLAの実装に関して," 電子情報通信学会RECONF研究会(愛媛大学), RECONF2015-45, pp.69-73, 2015年9月19日(愛媛大学). [PDF]
  15. 小川達也,中原啓貴, 笹尾勤, "離散粒子群最適化を用いたNested RNSに基づくディープニューラルネットワークの設計法について," 電子情報通信学会RECONF研究会(愛媛大学), RECONF2015-44, pp.63-68, 2015年9月19日(愛媛大学). [PDF]
  16. 中原啓貴, 笹尾勤, Nested RNSに基づくディープニューラルネットワークとその設計方法について 第38回多値論理フォーラム(北海道大),多値論理研究ノート第38巻第4号,2015年9月12日(北海道). [PDF]
  17. 中原啓貴, 笹尾勤, "Nested RNS を用いた深層畳込みニューラルネットワークに関して," 電子情報通信学会RECONF研究会(京都大学), RECONF2015-17, pp.91-96, 2015年6月20日(京都大学). [PDF]
  18. 長名保範,泉知論,三好健文,中原啓貴, "2015 FPGA Traxコンテストの開催について," 電子情報通信学会RECONF研究会(京都大学), RECONF2015-20, pp.109-112, 2015年6月20日(京都大学). [PDF]
  19. 中原啓貴, 中西裕之, 岩井一正, "電波望遠鏡用AWF型デジタル分光器に関して," 電子情報通信学会RECONF研究会(慶應大学), VLD2014-122, pp.67-72, 2015年1月29日(慶應大学). [PDF]
  20. 吉丸直人, 中原啓貴, 大畠賢一, 井上拓弥, 矢崎徹, 西本琢真, 中条徳男, "動的パラメータ変更を導入したコーシー適応型粒子群最適化法を用いた光通信チップの調整法," 電子情報通信学会「第28回多値論理とその応用研究会」MVL15-15, pp.84-89, 2015年1月11日(沖縄). [PDF]
  21. 中原啓貴, 笹尾勤, 中西裕之, 岩井一正, "モジュロEVMDDに基づくLUTカスケードを用いたRNSに基づくFFTに関して," 電子情報通信学会「第28回多値論理とその応用研究会」MVL15-14, pp.77-83, 2015年1月11日(沖縄). [PDF]
  22. 中原啓貴, 笹尾勤, 松浦宗寛, "剰余数系に基づく高速フーリエ変換回路のLUT数削減に関して," 第37回多値論理フォーラム(関西大),多値論理研究ノート第37巻第12号,2014年9月14日(関西大). [PDF]
  23. 中原啓貴, 吉田秀樹, 笹尾勤, 三上廉司, "動的再構成可能なアナログ・デジタル混合フィルタ〜音響診断への応用〜," 電子情報通信学会RECONF研究会(東北大学), RECONF2014-2, pp.5-11, 2014年6月12日(東北大学). [PDF]
  24. 中原啓貴, 中西裕之, 直井隆浩, 岩井一正, 笹尾勤, "電波望遠鏡用AWF型分光器に関して," 情報処理学会「火の国情報シンポジウム2014」, 4A-2, pp.1-7, 2014年3月4日(大分大学). [PDF] → 情報処理学会九州支部奨励賞を受賞
  25. 吉丸直人,中原啓貴, 大畠賢一, 井上拓弥, "動的パラメータ変更を導入したコーシー適応型粒子群最適化法に関して," 情報処理学会「火の国情報シンポジウム2014」, 4A-1, pp.1-6, 2014年3月4日(大分大学). [PDF]
  26. 中原啓貴, 笹尾勤, 松浦宗寛, "EVMDD(k)に基づくLUTカスケードを用いたCAMエミュレータの更新法について," 電子情報通信学会「第27回多値論理とその応用研究会」MVL14-11, pp.78-84, 2014年1月12日(鹿児島). [PDF]
  27. 椎原康士郎, 中原啓貴, 中西裕之, "電波望遠鏡の分光器における高速ウェーブレット変換の検討," 電子情報通信学会「第27回多値論理とその応用研究会」MVL14-1, pp.1-7, 2014年1月11日(鹿児島). [PDF]
  28. 櫛山賢佑,中原啓貴, 笹尾勤,松浦宗寛, "EVMDD(k)に基づくLUTカスケードの更新法に関して," 電子情報通信学会RECONF研究会(鹿児島), RECONF2013-40,pp.7-12,2013年11月27日(鹿児島). [PDF]
  29. 中原啓貴,知識陽平,岩井一正,中西裕之, "太陽電波バースト観測用電波望遠鏡の分光器における並列FFTに関して," 電子情報通信学会RECONF研究会(鹿児島), RECONF2013-39,pp.1-6,2013年11月27日(鹿児島). [PDF]
  30. 中原啓貴, 笹尾勤,松浦宗寛, "並列EVMDD(k)マシンを用いたパケット分類器に関して," 電子情報通信学会RECONF研究会(北陸先端科学技術大学), RECONF2013-34,pp.85-90,2013年9月19日(石川). [PDF]
  31. 中原啓貴, 笹尾勤,松浦宗寛 "EVMDD(k)に基づくLUTカスケードを用いたパケット分類器に関して," 第36回多値論理フォーラム(姫路),多値論理研究ノート第36巻第24号,2013年9月15日(兵庫). [PDF]
  32. 中原啓貴, 笹尾勤,松浦宗寛, "インデックス生成器を用いたIPv6検索アーキテクチャに関して," 電子情報通信学会RECONF研究会(慶応大), VLD2012-111,pp.25-30,2013年1月16日(慶応大). [PDF]
  33. 中原啓貴, 笹尾勤,松浦宗寛,中嶋亮太 "分割MTMDDs for CFに基づく多値プロセッサのコード生成フローに関して," 電子情報通信学会「第26回多値論理とその応用研究会」MVL13-14, pp.78-86, 2013年1月13日(上智大). [PDF]
  34. 中原啓貴, 中西裕之, 笹尾勤, "電波望遠鏡用小型分光器のエクステンシブル・プロセッシング・プラットフォームへの実装に関して," 電子情報通信学会RECONF研究会(九大), RECONF2012-55,pp.45-50,2012年11月28日(九大). [PDF]
    → デザインガイア2012最優秀ポスター発表賞を受賞
  35. 椎原 康士郎,井戸川 裕樹,中原啓貴, " インデックス生成器を用いたコネクト6の必勝パターン検出器に関して," 電子情報通信学会RECONF研究会(九大), RECONF2012-54,pp.39-44,2012年11月28日(九大). [PDF]
  36. 中原啓貴, 笹尾勤, 松浦宗寛, "MPUとROWシフト法に基づくインデックス生成器を用いたウイルス検出エンジンについて," 電子情報通信学会RECONF研究会(立命館大), RECONF2012-44,pp.119-124,2012年9月19日(立命館大). [PDF]
  37. 中原啓貴, 笹尾勤, 松浦宗寛, "分割MTMDDs for CFに基づく多値プロセッサに関して," 2012年電子情報通信学会ソサエティ大会(富山),AS-1-3,pp.5-6,2012年9月13日(富山). [PDF]
  38. 中原啓貴, 中西裕之, 笹尾勤, "基数を2kに拡張し区間線形近似回路を用いた電波望遠鏡分光器用広帯域高速フーリエ変換器に関して," 第35回多値論理フォーラム(富山),多値論理研究ノート第33巻第23号,2012年9月16日(富山). [PDF]
  39. 中原啓貴, 中西裕之, 笹尾勤, "区分線形近似回路を用いた広帯域高速フーリエ変換器に関して: 電波望遠鏡用分光器への適用," 電子情報通信学会 VLSI設計技術研究会(京都), CAS2012-8,pp.43-48, 2012年7月2日(京都). [PDF]
  40. 中原啓貴, 笹尾勤, 松浦宗寛 "クラスタ分割を表現するMTMDD for CFを模擬する多値決定グラフマシンについて," 電子情報通信学会 RECONF研究会(慶応大), VLD2011-96,pp.31-36, 2012年1月25日(慶応大). [PDF]
    →情報処理学会 システムLSI設計技術研究会(SLDM) 優秀論文賞を受賞
    → 電子情報通信学会 コンピュータシステム研究会(CPSY) 優秀若手講演賞を受賞
  41. 中原啓貴, 笹尾勤, 松浦宗寛 ”多段論理回路のクラスタ分割を表現するMTMDD for CFについて,” 電子情報通信学会「第25回多値論理とその応用研究会」MVL12-11, pp.62-71, 2012年01月7日(宮崎).
  42. 中原啓貴, 笹尾勤, 松浦宗寛 "ヘテロジニアスMDD for ECFNマシンの消費電力遅延時間積に関する一考察," 電子情報通信学会RECONF研究会(宮崎),RECONF2011-41, pp.1-6,2011年11月28日(宮崎). [PDF]
  43. 中原啓貴, 笹尾勤, 松浦宗寛 "4IGUエミュレータとMPUを用いたウイルス検出エンジンについて," 電子情報通信学会RECONF研究会(北海道大), 2011年5月12日,RECONF2011-10, pp.55-60. [PDF]
  44. 中原啓貴, 笹尾勤, 松浦宗寛 "オートマトンの分割に基づく正規表現マッチング回路について," 電子情報通信学会RECONF研究会(慶応大), 2011年1月18日,RECONF2010-67, pp.105-110. [PDF]
    → 情報処理学会 コンピュータサイエンス領域奨励賞 を受賞
  45. 中原啓貴, 笹尾勤, 松浦宗寛 ”多出力ヘテロジニアスMDDマシンの比較,” 電子情報通信学会「第24回多値論理とその応用研究会」MVL11-9, pp.44-53, 2011年01月9日(東北大学).
  46. 中原啓貴, 笹尾勤, 松浦宗寛 "先読みヘテロジニアスMDDマシンについて," 電子情報通信学会 RECONF研究会(福岡), 2010年11月30日,RECONF2010-41, pp.13-18. [PDF]
  47. 中原啓貴, 笹尾勤, 松浦宗寛 "多文字遷移を行うNFAに基づく正規表現マッチング回路について," 電子情報通信学会 RECONF研究会(静岡), 2010年09月16日,Reconf2010-20, pp. 13-18. [PDF]
  48. 清水敬介, 中原啓貴, 笹尾勤, 松浦宗寛 "FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較," 電子情報通信学会 VLSI設計技術研究会(那覇), 2010年03月12日,VLD2009-123, pp. 145-150. [PDF]
  49. 中原啓貴,笹尾勤,松浦宗寛,川村嘉郁 ”並列ブランチング・プログラム・マシンを用いたパケット分類器について,” 電子情報通信学会 RECONF研究会(慶応大), 2010年01月27日, Reconf2009-77、pp.143-148. [PDF]
    →IPSJ山下記念研究賞 を受賞
  50. 清水敬介、笹尾勤、中原啓貴 ”Smith-Waterman アルゴリズムのFPGA 上への実装とその評価に関する研究,” 電子情報通信学会「第23回多値論理とその応用研究会」MVL10-4, pp.16-23, 2010年01月9日(明治大学).
  51. 中原啓貴,笹尾勤,松浦宗寛, ”種々の決定グラフマシンのアーキテクチャの比較について,” 電子情報通信学会「第23回多値論理とその応用研究会」MVL10-6, pp.33-42, 2010年01月9日(明治大学).
  52. 中原啓貴, 笹尾勤,松浦宗寛, 川村嘉郁 "並列ふるい法とMPUを用いたウイルス検出エンジンについて," 電子情報通信学会 RECONF研究会(高知), 2009年12月3日, RECONF2009-45, pp.25-30. [PDF]
    →デザインガイア2009最優秀ポスター発表賞 を受賞
  53. 中原啓貴, 笹尾勤,松浦宗寛, 川村嘉郁 "並列ブランチング・プログラム・マシンを用いた順序回路の模擬について,” 電子情報通信学会 VLSI設計技術研究会(那覇), 2009年3月12日, VLD2009-145, pp.111-116. [PDF]
  54. 中原啓貴, 笹尾勤, 松浦宗寛, "ハイブリッド法を用いたアドレス生成関数の構成法と更新法について,” 電子情報通信学会 リコンフィギャラブルシステム研究会(慶応大学), 2008年1月16日, RECONF2007-63, pp.73-78. [PDF]
  55. 中原啓貴, 笹尾勤, 松浦宗寛, "LUTカスケードを用いたCAMエミュレータについて,” 電子情報通信学会 VLSI設計技術研究会(沖縄), 2007年03月7日-9日, VLD2006-134, pp.91-96. [PDF]
  56. 田中浩之, 中原啓貴, 松浦宗寛, 笹尾勤 ”決定グラフに基づく論理関数の評価のメモリ・パッキングを用いた高速化について,” 電子情報通信学会、VLSI設計技術研究会(沖縄), 2007年03月7日-9日, VLD2006-148, pp.45-50. [PDF]
  57. 中原啓貴, 笹尾勤, “ソフトエラーを回避するLUT カスケード・エミュレータについて,” 電子情報通信学会、ディペンダブルコンピューティング研究会(高知), 2006年08月1日-3日, DC2006-14. [PDF]
  58. 中原啓貴, 笹尾勤, "耐故障性を有するLUTカスケード・エミュレータについて," 電子情報通信学会 VLSI設計技術研究会(沖縄), 2006年03月9日-10日, VLD2005-127, pp.31-36. [PDF]
  59. 中原啓貴, 笹尾勤, 松浦宗寛, "LUTカスケード・エミュレータを用いた論理シミュレーションについて," 電子情報通信学会 VLSI設計技術研究会(小倉), 2005年12月02日, VLD2005-85, pp.53-58. [PDF]
  60. 中原啓貴, 笹尾勤, 松浦宗寛, "LUTリングを用いた順序回路の合成アルゴリズム," 電子情報通信学会 VLSI設計技術研究会, VLD2004-85,2004年12月2日. [PDF]

学位論文

ページのトップへ戻る